Un equipo de investigadores de la Universidad Nacional de Singapur (NUS) ha desarrollado una técnica novedosa que permite que las funciones físicamente no clonables (PUF) produzcan de forma más segura, Salidas únicas de 'huellas dactilares' a un costo muy bajo. Este logro mejora el nivel de seguridad del hardware incluso en sistemas de gama baja con chips.

Tradicionalmente, Los PUF están integrados en varios chips comerciales para distinguir de forma única un chip de silicio de otro mediante la generación de una clave secreta. similar a una huella dactilar individual. Esta tecnología evita la piratería de hardware, falsificación de chips y ataques físicos.

El equipo de investigación del Departamento de Ingeniería Eléctrica e Informática de la Facultad de Ingeniería de NUS ha llevado las huellas dactilares de chips de silicio al siguiente nivel con dos mejoras significativas:en primer lugar, hacer que las PUF se autoregeneren; y en segundo lugar, permitiéndoles ocultarse a sí mismos.

PUF autorreparables

A pesar de su notable evolución en la última década, Los PUF existentes todavía sufren de una estabilidad limitada y una identificación de huellas dactilares periódicamente incorrecta. A menudo diseñado como circuitos independientes, proporcionan a los piratas informáticos puntos obvios de ataques físicos en el chip.

La inestabilidad se contrarresta convencionalmente mediante un diseño excesivo, como diseñar códigos de corrección de errores con margen para el peor de los casos, lo que aumenta sustancialmente el costo y el consumo de chips. Además, antes de proceder a la comercialización, Los chips con PUF inestables primero deben identificarse y descartarse mediante pruebas exhaustivas en un conjunto muy amplio de condiciones ambientales. aumento adicional del costo.

Para abordar las brechas, El equipo de ingenieros de NUS introdujo una técnica de adaptación novedosa que utiliza sensores en chip y algoritmos de aprendizaje automático para predecir y detectar la inestabilidad de PUF. Esta técnica ajusta inteligentemente el nivel de corrección sintonizable al mínimo necesario, y produce una más segura, Salida PUF estable. Sucesivamente, el enfoque novedoso devuelve el consumo al mínimo posible, y es capaz de detectar condiciones ambientales anómalas como temperatura, voltaje o ruido que los piratas informáticos explotan habitualmente en ataques físicos.

Un beneficio adicional es que la carga y el costo de las pruebas tradicionales se reducen drásticamente al reducir los casos de prueba requeridos. Esto elimina los costos de diseño innecesarios y sobre diseño, ya que la mayor parte del esfuerzo de prueba se puede delegar a la detección e inteligencia en el chip disponibles durante la vida útil del dispositivo.

"Nuestro enfoque utiliza detección en chip y aprendizaje automático para permitir una predicción precisa, detección y supresión adaptativa de eventos de inestabilidad PUF. La capacidad de autocuración sin degradación de la estabilidad durante toda la vida útil del chip asegura la generación confiable de claves secretas al más alto nivel de seguridad. evitando al mismo tiempo la carga de diseñar y probar para el peor de los casos, incluso si este último es en realidad poco frecuente e improbable. Esto reduce el costo total, acorta el tiempo de comercialización, y reduce la energía del sistema para prolongar la vida útil de la batería, "compartió el profesor Massimo Alioto, quien lidera el Green IC Group que está detrás de este gran avance en seguridad de hardware.

La reducción en el costo de diseño y prueba de chips es clave para mejorar la seguridad del hardware incluso en sistemas de silicio de muy bajo costo y bajo consumo. como nodos de sensores para Internet de las cosas (IoT), dispositivos portátiles y sistemas biomédicos implantables.

El profesor Alioto elaboró, "Detección en chip, así como el aprendizaje automático y la adaptación, nos permite subir el listón en seguridad de chips a un costo significativamente menor. Como resultado, Los PUF se pueden implementar en todos los sistemas de silicio del mundo, democratizar la seguridad del hardware incluso bajo estrictas restricciones de costos ".

Creación de PUF que se ocultan automáticamente mediante un diseño innovador inmerso en lógica

Los PUF inventados por los investigadores también exhiben una capacidad única en su tipo de estar completamente inmersos y ocultos dentro de la lógica digital que realmente protegen. Esto está habilitado por la naturaleza mayoritariamente digital de la arquitectura PUF, que permite la colocación, enrutamiento e integración de celdas estándar digitales, similar a los circuitos digitales convencionales. Esto reduce el costo de diseño, ya que se pueden aplicar metodologías de diseño automatizadas digitales convencionales respaldadas por herramientas de diseño de software comercial para diseñar el PUF.

Además, el diseño digital PUF permite intercalar la generación de claves secretas dentro de la propia lógica que utiliza dichas claves, como las unidades criptográficas que protegen los datos y los microprocesadores que manejan los datos a cifrar. El enfoque inmerso en lógica dispersa las celdas estándar PUF entre las celdas utilizadas para la lógica digital, por lo tanto, "esconde" u oculta cualquier punto explícito de ataque para los piratas informáticos que intentan sondear señales de chip específicas para reconstruir físicamente las claves.

Esta capacidad de auto-ocultamiento aumenta el esfuerzo de ataque aproximadamente 100 veces. También eleva el costo de atacar chips típicos a millones de dólares con herramientas de última generación, a diferencia de las decenas de miles de las PUF independientes convencionales.

La innovación ha sido respaldada por empresas líderes en semiconductores (como TSMC), el Ministerio de Educación, y la Fundación Nacional de Investigación en Singapur a través del programa de investigación "SOCure" a nivel nacional.

Próximos pasos

El equipo de investigación de NUS continuará investigando la convergencia de la arquitectura informática, seguridad física y aprendizaje automático para desarrollar sistemas seguros de próxima generación en chips. Esta innovación tecnológica está impulsada por la creciente necesidad de privacidad y seguridad de la información, en vista de la adopción cada vez más generalizada de sistemas en chips que detectan y procesan información personal y sensible.

El equipo también persigue la habilitación ubicua y de muy bajo costo de la seguridad del hardware a través de una estrecha cointegración física de arquitecturas y primitivas de seguridad con circuitos que generalmente están disponibles en cualquier sistema en un chip. que van desde la lógica, memoria, aceleradores y comunicación de datos intra-chip. Por último, Se espera que el avance más reciente del equipo permita la seguridad del hardware en la granularidad de cada chip de silicio, incluso dentro de subsistemas individuales en un chip.