"El proceso nanométrico se ocupa del espacio entre los transistores montados en un sustrato a un nivel nanométrico, " dijo Legumbres .

"Cuanto menor sea la distancia, Cuantos más chips se puedan introducir para aumentar la potencia informática y la eficiencia energética. Un nanómetro corresponde a una diezmilésima parte del diámetro de un cabello humano ".

En el Samsung Foundry Forum en Santa Clara, California, Recientemente, la compañía buscó impresionar los avances que ha realizado en el desarrollo de procesos de 3nm gate-all-around (GAA).

Samsung Foundry ahora presenta MBCFET (FET de canal de puente múltiple). Consiste en nanohojas apiladas de forma múltiple. Con la formación de nanohojas, se puede lograr una corriente mayor por pila, dijo SamMobile .

ExtremeTech describió el anuncio como sobre "un nuevo, Arquitectura de transistores evolucionada "que surge de Samsung Foundry, que involucra el enfoque de" nanohojas "para su nodo de 3 nm.

(De la sala de redacción de Samsung:"La GAA convencional basada en nanocables requiere una mayor cantidad de pilas debido a su pequeño ancho de canal efectivo. Por otro lado, Versión patentada de Samsung de GAA, MBCFET (FET de canal de puente múltiple), utiliza una arquitectura de nanohojas, permitiendo una mayor corriente por pila. ")

El blog CNXSoft arrojó más luz sobre el motivo de la transición de nanocables a nanohojas.

"A menudo leemos que los nuevos procesadores se fabrican con un proceso FinFET. El nuevo proceso se creó debido a los efectos de canal corto en los transistores planos tradicionales, y FinFET (transistor de efecto de campo de aleta) se introdujo para permitir un mayor escalado de voltaje pero con el nodo de proceso cada vez más pequeño, los efectos electrostáticos comenzaron a causar problemas ".

El uso de nanocables GAA (Gate All Around) para limitar esos efectos se tomó como una respuesta, pero aparentemente son muy difíciles de integrar en el silicio, dijo el blog, por lo que Samsung terminó usando capas delgadas (nanohojas) en lugar de nanocables, "permitiendo una mayor corriente por pista en su implementación GAA llamada MBCFET (Transistor de efecto de campo de canal de múltiples puentes)".

Para aquellos que necesitan procesar la sobrecarga de siglas, Ramish Zafar en Wccftech llevó a sus lectores a lo largo del viaje de Samsung. 1. Samsung colaboró ​​con IBM para los nodos de proceso GAAFET (Gate-All-Around). 2. Ahora que la empresa ha anunciado sus personalizaciones del proceso anterior, y esto es MBCFET.

Zafar tenía más que decir sobre MBCET. "A diferencia de los diseños tradicionales de FinFET, GAAFET permite que el material de la puerta rodee el canal desde todos los lados. Samsung afirma que el diseño de MBCFET mejorará el comportamiento de encendido y apagado del proceso, y permitir que los procesadores reduzcan el voltaje operativo por debajo de 0,75 V. Un punto crucial para MBCFET es que el proceso es totalmente compatible con los diseños de FinFET y no requiere nuevas herramientas para la fabricación ".

Cómo, aunque, incluye todas estas buenas noticias en los planes de desarrollo de la empresa. ¿Cuándo podemos esperar ver la tecnología en acción? Joel Hruska abordó esto en ExtremeTech .

"En su Samsung Foundry Forum de esta semana, Samsung declaró que su kit de diseño de productos para chips de 3 nm ahora está en alfa, habiendo alcanzado el hito de desarrollo 0.1. Samsung planea lanzar una gran cantidad de nodos de proceso en los próximos años, con pistas de desarrollo planificadas para 7 nm, 6 nm, 5 nm, 4 nm, y si, 3 nm ".

Hruska agregado, "Las mejoras de 3 nm en comparación con 7 nm son bastante buenas, pero este nodo en realidad no se enviará durante bastante tiempo ". Su artículo incluye una tabla que muestra la progresión comunicada por Samsung.

© 2019 Science X Network