(a) Esquema de FeFET ferroeléctrico-HfO2 con estructura de pila vertical 3D para alta capacidad de memoria. El polisilicio se usa típicamente como material de canal. En este trabajo, proponemos utilizar IGZO como material de canal. (b) Ilustración esquemática de los desafíos actuales del canal de polisilicio y posible solución por el canal IGZO. El polisilicio tiene baja movilidad en la región de espesor nanométrico y forma una capa interfacial de baja k que causa pérdida de voltaje y atrapamiento de carga.
Como parte del programa JST PRESTO, Profesor asociado Masaharu Kobayashi, Instituto de Ciencias Industriales, la Universidad de Tokio, ha desarrollado un FET ferroeléctrico (FeFET) con ferroeléctrico-HfO 2 y canal IGZO ultradelgado. Se ha demostrado una oscilación del subumbral (SS) casi ideal y una movilidad superior a la del canal de polisilicio.
FeFET es un dispositivo de memoria prometedor debido a su bajo consumo de energía, alta velocidad y alta capacidad. Después del descubrimiento de ferroeléctrico-HfO compatible con CMOS 2 material, FeFET ha atraído más atención. Para una capacidad de memoria aún mayor, Se ha propuesto una estructura de pila vertical 3-D como se muestra en la Fig. 1 (a).
Para estructura de pila vertical 3-D, El polisilicio se usa típicamente como material de canal. Sin embargo, el polisilicio tiene una movilidad muy baja en la región de espesor nanométrico debido a los límites de grano y defectos extrínsecos. Es más, el polisilicio forma una capa interfacial de baja k con ferroeléctrico-HfO 2 aislante de puerta. Esto da como resultado una pérdida de voltaje y atrapamiento de carga que evita el funcionamiento a bajo voltaje y degrada la confiabilidad. respectivamente, como se muestra en la Fig. 1 (b).
Para solucionar estos problemas, en este estudio, propusimos un ferroeléctrico-HfO 2 FeFET basado con canal IGZO ultrafino. IGZO es un semiconductor de óxido de metal y puede evitar una capa interfacial de baja k con un HfO ferroeléctrico 2 aislante de puerta. Es más, Dado que IGZO es un semiconductor de tipo N y se utiliza normalmente en operaciones de transistores sin unión, captura de carga, que es un problema grave en el funcionamiento del modo de inversión, puede evitarse como se muestra en la Fig. 1 (b).
(a) Imagen TEM de sección transversal de un capacitor de TiN / HfZrO2 / IGZO. Cada capa se formó uniformemente. La capa de HfZrO2 se cristaliza uniformemente con una fase ferroeléctrica. (b) Carga de polarización medida versus voltaje de un capacitor de TiN / HfZrO2 / IGZO. Se confirmó una ferroelectricidad clara.
Primero, Investigamos sistemáticamente el grosor óptimo del canal IGZO. A medida que disminuye el espesor de IGZO, SS se reduce y aumenta el voltaje umbral (Vth). Para realizar una operación SS empinada y normalmente apagada, Se eligió 8 nm. Próximo, fabricamos un TiN / HfZrO 2 / Condensador IGZO. HfZrO 2 es la capa ferroeléctrica. La imagen de TEM en sección transversal muestra que cada capa se formó uniformemente como se muestra en la Fig. 2 (a). Se tomó el espectro GIXRD y se confirmó la fase ferroeléctrica. Por caracterización eléctrica, Confirmamos una propiedad ferroeléctrica clara con la limitación de IGZO en HfZrO 2 como se muestra en la Fig. 2 (b).
(a) Corriente de drenaje medida versus voltaje de puerta de un FeFET con canal IGZO de 8 nm de espesor. Se consiguió una ventana de memoria de 0,5 V y una SS casi ideal de 60 mV / dec. (b) Movilidad de efecto de campo medida del FeFET con canal IGZO. La movilidad de 10 cm2 / Vs puede ser mayor que la del canal de polisilicio con el mismo espesor.
Se debe notar que, en el diseño actual del dispositivo, se necesita una puerta trasera con óxido enterrado para fijar el potencial del cuerpo. Sin puerta trasera el potencial del cuerpo es flotante y el voltaje no se puede aplicar suficientemente en el ferroeléctrico-HfO 2 aislador de puerta, lo cual fue confirmado por simulación TCAD. Según estos diseños de dispositivos, fabricamos un FeFET con ferroeléctrico-HfO 2 y un canal IGZO ultrafino. La figura 3 (a) muestra la corriente de drenaje medida frente al voltaje de puerta después de aplicar los voltajes de pulso de escritura y borrado. Se obtuvo una ventana de memoria de 0,5 V y una SS casi ideal de 60 mV / dec. Además, La movilidad del efecto de campo es de aproximadamente 10 cm2 / Vs, como se muestra en la Fig.3 (b), que puede ser más alto que el polisilicio con el mismo espesor.
Los logros de este estudio abrirán un nuevo camino para la realización de FeFET de bajo voltaje y altamente confiable con estructura de pila vertical 3-D. Esto lleva a habilitar dispositivos de borde de IoT de potencia ultrabaja, implementar un sistema de red altamente sofisticado, y así proporcionar servicios sociales más estratégicos utilizando macrodatos.
