Figura 1. Un esquema de una muestra de Si (110) con una máscara de película Kapton:grabado en seco desde la superficie superior (110) y la punta STM acercándose a la superficie lateral (-111). Crédito:Universidad de Osaka
Una colaboración de investigación entre la Universidad de Osaka y el Instituto de Ciencia y Tecnología de Nara utilizó por primera vez microscopía de túnel de barrido (STM) para crear imágenes de superficies laterales atómicamente planas de cristales de silicio tridimensionales. Este trabajo ayuda a los fabricantes de semiconductores a seguir innovando mientras producen más rápido, y chips de computadora de mayor eficiencia energética para computadoras y teléfonos inteligentes.
Nuestras computadoras y teléfonos inteligentes están cargados con millones de pequeños transistores. La velocidad de procesamiento de estos dispositivos ha aumentado drásticamente con el tiempo a medida que continúa aumentando la cantidad de transistores que pueden caber en un solo chip de computadora. Basado en la ley de Moore, la cantidad de transistores por chip se duplicará aproximadamente cada 2 años, y en esta área parece estar aguantando. Para mantener este ritmo de rápida innovación, Los fabricantes de computadoras están continuamente buscando nuevos métodos para hacer que cada transistor sea cada vez más pequeño.
Figura 3. Imágenes STM derivadas del espacio con 200x200 nm ^ 2 a Vs =+1.5 V. Las terrazas planas se vuelven más brillantes y los bordes más oscuros. La dirección de la planta baja va de izquierda ((110) superficie superior) a derecha ((-1-10) superficie trasera). Crédito:Universidad de Osaka
Los microprocesadores actuales se fabrican agregando patrones de circuitos a obleas de silicio planas. Una forma novedosa de colocar más transistores en el mismo espacio es fabricar estructuras tridimensionales. Los transistores de efecto de campo tipo aleta (FET) se denominan así porque tienen estructuras de silicio en forma de aleta que se extienden hacia el aire, fuera de la superficie del chip. Sin embargo, este nuevo método requiere un cristal de silicio con una parte superior y superficies laterales perfectamente planas, en lugar de solo la superficie superior, como con los dispositivos actuales. El diseño de la próxima generación de chips requerirá nuevos conocimientos de las estructuras atómicas de las superficies laterales.
Figura 3. Imágenes STM derivadas del espacio con 200x200 nm ^ 2 a Vs =+1.5 V. Las terrazas planas se vuelven más brillantes y los bordes más oscuros. La dirección de la planta baja va de izquierda ((110) superficie superior) a derecha ((-1-10) superficie trasera). Crédito:Universidad de Osaka
Ahora, Investigadores de la Universidad de Osaka y el Instituto de Ciencia y Tecnología de Nara informan que han utilizado STM para obtener imágenes de la superficie lateral de un cristal de silicio por primera vez. STM es una técnica poderosa que permite ver las ubicaciones de los átomos de silicio individuales. Al pasar una punta afilada muy cerca de la muestra, los electrones pueden saltar a través del espacio y crear una corriente eléctrica. El microscopio monitoreó esta corriente, y determinó la ubicación de los átomos en la muestra.
"Nuestro estudio es un gran primer paso hacia la evaluación resuelta atómicamente de transistores diseñados para tener formas tridimensionales, "dice la coautora del estudio Azusa Hattori.
Para que las superficies laterales sean lo más lisas posible, los investigadores primero trataron los cristales con un proceso llamado grabado con iones reactivos. El coautor Hidekazu Tanaka dice:"Nuestra capacidad de mirar directamente las superficies laterales usando STM demuestra que podemos hacer estructuras 3D artificiales con un orden de superficie atómica casi perfecto".
