Un esquema de detección de voltaje desarrollado por investigadores de Singapur podría mejorar la precisión de la lectura de datos de sistemas de memoria basados en espines con solo modificaciones mínimas. El esquema responde dinámicamente a los cambios de voltaje en el sistema, para que pueda discernir mejor si está leyendo un estado binario activado (1) o desactivado (0).
La tecnología de almacenamiento de datos de vanguardia, llamada memoria de acceso aleatorio magnético de par de transferencia de giro (STT-MRAM), codifica datos utilizando el momento angular intrínseco de los electrones:su espín, en lugar de su cargo. Quang-Kien Trinh, Sergio Ruocco del A * STAR Data Storage Institute y Massimo Alioto de la Universidad Nacional de Singapur están a la vanguardia de los esfuerzos globales para demostrar que STT-MRAM puede proporcionar una alta densidad, alternativa de bajo consumo a las memorias basadas en carga existentes.
"STT-MRAM es el candidato principal para futuros productos no volátiles, tecnología de memoria universal, ", dice Trinh." Podría servir en dispositivos de consumo, centros de datos corporativos, e incluso aplicaciones críticas de alta gama, como vehículos no tripulados, aeronave, y militares ".
En los sistemas STT-MRAM, Los bits de datos se almacenan como 1 o 0 cambiando la orientación de las 'celdas de bits' magnetizadas. Para leer una celda de bits, el sistema compara su propio voltaje de referencia con el voltaje de 'línea de bits' a través de la celda de bits; el estado 1 o 0 se identifica en función de la diferencia entre los dos voltajes, llamado margen de lectura.
Sin embargo, "la operación de lectura de memoria se reconoce como uno de los principales obstáculos de esta tecnología emergente, "según Trinh. El voltaje de referencia con frecuencia invierte involuntariamente la celda de bits, o lee el estado de memoria incorrecto si el margen de lectura es pequeño.
Trinh, Ruocco y Alioto se dieron cuenta de que podían evitar errores de lectura si detectaran el voltaje de la línea de bits y ajustaran el voltaje de referencia en respuesta. para que el margen de lectura siempre permanezca alto.
"Nuestro nuevo esquema de referencia dinámico genera dos valores de referencia, uno para leer la lógica 0 y otro para leer la lógica 1, "explica Trinh." En el estado lógico 0, una pequeña señal de lectura se compara con un gran valor de referencia, mientras que en el estado lógico 1, una señal de lectura grande se compara con un valor de referencia pequeño ".
Las simulaciones del equipo sugieren que su esquema de referencia dinámica podría incorporarse a los sistemas STT-MRAM existentes con modificaciones mínimas. y reduciría los errores de lectura en dos órdenes de magnitud.
"Esperamos aprovechar la sinergia entre nuestro esquema de referencia dinámico y los circuitos existentes, ", dice Trinh." También estamos trabajando en soluciones para reducir el consumo de energía y la complejidad del diseño ".
