• Home
  • Química
  • Astronomía
  • Energía
  • Naturaleza
  • Biología
  • Física
  • Electrónica
  • Asegurar el Internet de las cosas en la era cuántica

    Los investigadores del MIT han desarrollado un nuevo chip que puede calcular complejos esquemas de cifrado a prueba de cuánticos de manera suficientemente eficiente como para proteger los dispositivos de "Internet de las cosas" (IoT) de bajo consumo. Crédito:Instituto de Tecnología de Massachusetts

    Los investigadores del MIT han desarrollado un circuito de criptografía novedoso que se puede utilizar para proteger dispositivos de "Internet de las cosas" (IoT) de bajo consumo en la era de la computación cuántica.

    Las computadoras cuánticas pueden, en principio, ejecutar cálculos que hoy en día son prácticamente imposibles para las computadoras clásicas. Llevar las computadoras cuánticas en línea y al mercado podría algún día permitir avances en la investigación médica, descubrimiento de medicamento, y otras aplicaciones. Pero hay una trampa:si los piratas informáticos también tienen acceso a computadoras cuánticas, potencialmente podrían romper los poderosos esquemas de encriptación que actualmente protegen los datos intercambiados entre dispositivos.

    El esquema de cifrado resistente a los cuánticos más prometedor de la actualidad se denomina "criptografía basada en celosía, "que oculta información en estructuras matemáticas extremadamente complicadas. Hasta la fecha, ningún algoritmo cuántico conocido puede romper sus defensas. Pero estos esquemas son demasiado intensos computacionalmente para los dispositivos de IoT, que solo puede ahorrar suficiente energía para el procesamiento simple de datos.

    En un documento presentado en la reciente Conferencia Internacional de Circuitos de Estado Sólido, Los investigadores del MIT describen una arquitectura de circuito novedosa y trucos de optimización estadística que se pueden utilizar para calcular de manera eficiente la criptografía basada en celosía. Los chips de 2 milímetros cuadrados que desarrolló el equipo son lo suficientemente eficientes para integrarse en cualquier dispositivo IoT actual.

    La arquitectura se puede personalizar para adaptarse a los múltiples esquemas basados ​​en celosías que se están estudiando actualmente en preparación para el día en que las computadoras cuánticas se pongan en línea. "Eso podría ser dentro de unas décadas, pero averiguar si estas técnicas son realmente seguras lleva mucho tiempo, "dice el primer autor Utsav Banerjee, estudiante de posgrado en ingeniería eléctrica e informática. "Puede parecer temprano, pero antes siempre es mejor ".

    Es más, los investigadores dicen, el circuito es el primero de su tipo en cumplir con los estándares de criptografía basada en celosía establecidos por el Instituto Nacional de Estándares y Tecnología (NIST), una agencia del Departamento de Comercio de EE. UU. que encuentra y redacta regulaciones para los esquemas de cifrado actuales.

    Junto a Banerjee en el papel están Anantha Chandrakasan, decano de la Escuela de Ingeniería del MIT y profesor Vannevar Bush de Ingeniería Eléctrica e Informática, y Abhishek Pathak del Instituto Indio de Tecnología.

    Muestreo eficiente

    A mediados de la década de 1990, El profesor del MIT, Peter Shor, desarrolló un algoritmo cuántico que esencialmente puede romper todos los esquemas criptográficos modernos. Desde entonces, NIST ha estado tratando de encontrar los esquemas de cifrado postcuántico más seguros. Esto sucede en fases; cada fase analiza una lista de los esquemas más seguros y prácticos. Hace dos semanas, la agencia entró en su segunda fase para la criptografía postcuantica, con esquemas basados ​​en celosía que componen la mitad de su lista.

    En el nuevo estudio, los investigadores implementaron por primera vez en microprocesadores comerciales varios esquemas de criptografía basados ​​en celosías del NIST de la primera fase de la agencia. Esto reveló dos cuellos de botella para la eficiencia y el rendimiento:la generación de números aleatorios y el almacenamiento de datos.

    La generación de números aleatorios es la parte más importante de todos los esquemas de criptografía, porque esos números se utilizan para generar claves de cifrado seguras que no se pueden predecir. Eso se calcula mediante un proceso de dos partes llamado "muestreo".

    El muestreo primero genera números pseudoaleatorios a partir de un conjunto finito de valores que tienen la misma probabilidad de ser seleccionados. Luego, un paso de "posprocesamiento" convierte esos números pseudoaleatorios en una distribución de probabilidad diferente con una desviación estándar específica (un límite de cuánto pueden variar los valores entre sí) que aleatoriza aún más los números. Básicamente, los números aleatorios deben satisfacer parámetros estadísticos cuidadosamente seleccionados. Este difícil problema matemático consume alrededor del 80 por ciento de toda la energía de cálculo necesaria para la criptografía basada en celosía.

    Después de analizar todos los métodos disponibles para el muestreo, los investigadores encontraron que un método, llamado SHA-3, puede generar muchos números pseudoaleatorios dos o tres veces más eficientemente que todos los demás. Modificaron SHA-3 para manejar el muestreo de criptografía basado en celosía. En la parte superior de esta, aplicaron algunos trucos matemáticos para hacer un muestreo pseudoaleatorio, y la conversión de posprocesamiento a nuevas distribuciones, más rápido y más eficiente.

    Ejecutan esta técnica utilizando hardware personalizado de bajo consumo energético que ocupa solo el 9 por ciento de la superficie de su chip. En el final, esto hace que el proceso de muestreo de dos órdenes de magnitud sea más eficiente que los métodos tradicionales.

    Dividiendo los datos

    En el lado del hardware, los investigadores hicieron innovaciones en el flujo de datos. La criptografía basada en celosía procesa datos en vectores, que son tablas de unos pocos cientos o miles de números. Almacenar y mover esos datos requiere componentes de memoria física que ocupan alrededor del 80 por ciento del área de hardware de un circuito.

    Tradicionalmente, los datos se almacenan en un solo dispositivo de memoria de acceso aleatorio (RAM) de dos o cuatro puertos. Los dispositivos multipuerto permiten el alto rendimiento de datos requerido para los esquemas de cifrado, pero ocupan mucho espacio.

    Por su diseño de circuito, los investigadores modificaron una técnica llamada "transformación teórica de números" (NTT), que funciona de manera similar a la técnica matemática de la transformada de Fourier que descompone una señal en las múltiples frecuencias que la componen. El NTT modificado divide los datos vectoriales y asigna porciones en cuatro dispositivos RAM de un solo puerto. Aún se puede acceder a cada vector en su totalidad para el muestreo como si estuviera almacenado en un solo dispositivo multipuerto. El beneficio es que los cuatro dispositivos REM de un solo puerto ocupan aproximadamente un tercio menos de área total que un dispositivo multipuerto.

    "Básicamente modificamos cómo se asigna físicamente el vector en la memoria y modificamos el flujo de datos, para que este nuevo mapeo se pueda incorporar al proceso de muestreo. Usando estos trucos de arquitectura, redujimos el consumo de energía y el área ocupada, manteniendo el rendimiento deseado, "Dice Banerjee.

    El circuito también incorpora un pequeño componente de memoria de instrucciones que se puede programar con instrucciones personalizadas para manejar diferentes técnicas de muestreo, como distribuciones de probabilidad específicas y desviaciones estándar, y diferentes tamaños y operaciones de vector. Esto es especialmente útil, ya que los esquemas de criptografía basados ​​en celosías probablemente cambiarán ligeramente en los próximos años y décadas.

    Los parámetros ajustables también se pueden utilizar para optimizar la eficiencia y la seguridad. Cuanto más complejo sea el cálculo, cuanto menor sea la eficiencia, y viceversa. En su papel los investigadores detallan cómo navegar estas compensaciones con sus parámetros ajustables. Próximo, los investigadores planean ajustar el chip para ejecutar todos los esquemas de criptografía basados ​​en celosía enumerados en la segunda fase del NIST.

    Esta historia se vuelve a publicar por cortesía de MIT News (web.mit.edu/newsoffice/), un sitio popular que cubre noticias sobre la investigación del MIT, innovación y docencia.




    © Ciencia https://es.scienceaq.com